Проектирование интегральных RFIC PLL (от 500 МГц) по КМОП технологии. Проектирование целочисленных/дробных PLL. Разработка сопутствующих блоков: CP, PFD, петлевые...
Высшее техническое образование. Опыт проектирования КМОП PLL (integer/fractional). Опыт разработки подблоков PLL: PFD, CP, Loop Filter, VCO, Prescaller, Divider.
Создание топологии аналоговых модулей в Virtuoso Layout XL. Физическая верификация: DRC, LVS, ERC. RC экстракция, отладка топологических решений.
Высшее техническое образование. Опыт работы в субмикронных техпроцессах. Опыт работы в Cadence Virtuoso, Mentor Calibre. Знание техник аналоговой топологии: согласование...
Разработка тестового плана функциональной верификации для СФ-блока/СнК. Разработка верификационного окружения и верификационных компонентов (агентов) с использованием UVM/SystemVerilog...
Опыт разработки кода на Verilog/SystemVerilog. Опыт разработки или верификации цифровых схем. Опыт программирования на С/С++. Понимание ООП.
Выкладка товара на полки, переборка овощей, фруктов, контроль ценников, контроль сроков годности.
Опыт работы не обязателен - проводим обучение.
Занимается подготовкой рыбы и морепродуктов. Обеспечивая высокое качество товара и привлекательное оформление витрины.
Опыт работы не обязателен - проводим обучение.
Выполнять работу по написанию внутренней рабочей конструкторской документации. Выполнять работу по подготовке RTL модели и средств тестирования разрабатываемого устройства.
Опыт разработки и интеграции IP-блоков SoC от 7-х лет. Уверенное владение как минимум одним языком описания аппаратуры: Verilog...
Занимается подготовкой рыбы и морепродуктов. Обеспечивая высокое качество товара и привлекательное оформление витрины.
Опыт работы не обязателен - проводим обучение.
