Создание и ведение электронного архива. Найм, планирование бюджетов по ФОТ, планирование ролей и функций соответствующих вакансиям. Линейное управление отделом, развитие...
Желание вникать в предметную область, разбираться в теме, задавать вопросы и добывать информацию в результате интервьюирования коллег. Умение и желание...
Участвовать в проекте перехода 1С:Торговля и склад 7.7 -> 1С:Управление торговлей 11. Автоматизировать бизнес-процессы компании...
Знание типовых продуктов 1С. Опыт работы с 1С свыше 3-х лет. Наличие реализованных проектов и разработок.
Участие в мероприятиях по снижению количества брака на производстве. Контроль технологической дисциплины в производственных подразделениях. Участие в распределении поступающих заказов...
Высшее техническое образование. Опыт работы от 3-х лет технологом на производстве. Навыки работы с современным паяльным оборудованием.
Разработка DFT архитектуры проекта. Интеграция BSD, BIST, ATPG как в плоских так и в иерархических проектах. Ведение документации .
Разработка RTL представлений IP блоков. Опыт работы DFT design engineer, участие в командной работе. Работа с Tessent/TetraMAX.
Планировать, организовывать и проводить лабораторные анализы химических органических и неорганических материалов для определения соответствия действующим техническим условиям и стандартам.
Образование: высшее техническое. Аккуратность ,активность, стрессоустойчивость, не конфликтность. Знания, навыки: проводить лабораторные анализы химических материалов для определения соответствия действующим ГОСТ...
Создание топологии аналоговых модулей в Virtuoso Layout XL. Физическая верификация: DRC, LVS, ERC. RC экстракция, отладка топологических решений.
Высшее техническое образование. Опыт работы в субмикронных техпроцессах. Опыт работы в Cadence Virtuoso, Mentor Calibre. Знание техник аналоговой топологии: согласование...
Выполнять работу по написанию внутренней рабочей конструкторской документации. Выполнять работу по подготовке RTL модели и средств тестирования разрабатываемого устройства.
Опыт разработки и интеграции IP-блоков SoC от 7-х лет. Уверенное владение как минимум одним языком описания аппаратуры: Verilog...
